PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-251962

(43) Date of publication of application: 08.09.1992

(51)Int.CI.

H01L 21/82 G06F 15/60 H01L 27/118

(21)Application number: 03-001024

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


09.01.1991

(72)Inventor: KUROSAWA SACHIKO

(54) METHOD FOR DESIGNING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE (57)Abstract:

PURPOSE: To obtain a prediction of a final chip shape in a short time by enabling a block to be corrected in a conversation style before and after a cell placement in a building block system using a standard cell system or a gate array system.

CONSTITUTION: First, a rough placement position of a block achieving each function owned by a semiconductor chip and a cell to be placed within the block is determined by an initial floor plan. An area and a shape of the block are predicted based on this initial floor plan and displayed and a shape or a placement position of the displayed block are corrected in a conversation style. Further, a cell is placed within the predicted or corrected block and the shape or the placement position of the displayed block are corrected in a conversation style. Then, after correcting all blocks, the blocks are integrated and an entire chip is wired, thus enabling a desired chip shape to be predicted in a short time and a difference between a result of floor plan and a desired chip shape to be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) [本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-251962

(43)公開日 平成4年(1992)9月8日


(51) Int.Cl. ⁵	識別記事	广内整理番号	FΙ			#### # = ##=
H 0 1 L 21/82						技術表示實際
G06F 15/60		K 7922-5L				
H01L 27/118						
		7638-4M	H 0 1 L	21/82		В
		7638 ~4M				M
				審查請求	未請求	請求項の数1(全 4 頁)
(21)出願番号	待願平3-1024		(71)出願人	0000030	 78	
Control of the contro				株式会社	東芝	
(22) 出願日	平成3年(1991)1月9日		1			幸区堀川町72番地
			(72)発明者	黒沢 幸	子	
				神奈川県 社東芝総		萨区小向東芝町1 株式会 所内
			(74)代理人			

(54) 【発明の名称】 半導体集積回路装置の設計方法

(57)【要約】

【構成】 半導体チップが有する各機能を実現するプロックのおおよその配置位置、及びこのプロック内に配置すべきセルを初期フロアプランで決定する(ステップ11万至ステップ13)。この初期フロアプランに基づいてプロックの面積及び形状を予測して表示する(ステップ14万至ステップ15)。表示されたプロックの形状あるいは配置位置を会話的に修正する(ステップ16)。さらに、予測あるいは修正されたプロック内にセルを配置して表示し、表示されたプロックの形状あるいは配置位置を会話的に修正する(ステップ17万至ステップ16)。全プロックの修正後、プロックを統合してチップ16)。全プロックの修正後、プロックを統合してチップ16)。全プロックの修正後、プロックを統合してチップ全体を配線する(ステップ18及びステップ19)。

【効果】 所望するチップ形状を短時間で予測し、かつ フロアプランの最終的な結果と所望するチップ形状との 差を少なくすることができる。



1

【特許請求の範囲】

【請求項1】 スタンダードセル方式もしくはゲートアレイ方式を用いたビルディングプロック方式によって半導体集積回路装置を設計する際に、半導体集積回路装置が有する各機能を実現するプロックのおおよその配置位置及びこのブロック内に配置すべきセルを初期フロアブランで決定し、この初期フロアブランで決定し、この初期フロアブランに基づいてプロックの面積及び形状を予測して表示し、表示されたプロックの形状あるいは配置位置を会話的に修正可能であることを特徴とする半導体集積回路装置の設計方法。

【発明の詳細な説明】

【0001】 [発明の目的]

[0002]

【産業上の利用分野】この発明は、スタンダードセル方式もしくはゲートアレイ方式を用いたビルディングプロック方式の半導体集積回路装置の設計方法に関し、特に機能プロック内にセルが配置される前後にプロックの形状あるいは配置位置が修正可能な設計方法に関する。

[0003]

【従来の技術】従来の半導体集積回路装置の設計方法に 20 おいては、フロアプラン、ブロック配置、ブロック間配線と直線的に処理を進行していた。ブロックの配置位置などの修正が生じた場合は、処理の始めに戻って同一処理を行っていた。また、実現すべき機能をチップ (半導体集積回路装置)上のどの領域に割り当てるかを決めるフロアプランの途中では、セル配置やセル間配線を考慮したブロックの最終的形状が予測できなかった。このためフロアプランにおいて、セルを過剰に割り当ててしまったブロックと不足しているブロックが生じても、最終的な配線が終わる以前ではチップ形状の予測ができなかった。これにより、結局最後まで処理を実行してから、再び始めに戻りフロアプランを変えてやり直さなければならなかった。

[0004]

【発明が解決しようとする課題】このように、従来の半 導体集積回路装置の設計方法では、修正が生じた場合は 最後まで処理を実行してから、再び始めに戻りフロアプ ランを変えてやり直していた。このため、最終的なチッ プ形状の予測を得るまでに時間がかかるという問題があった。

【0005】この発明は、このような従来の事情に鑑みてなされたものであり、その目的とするところは、セル配置の前後でプロックを会話的に修正可能とすることにより、最終的なチップ形状の予測を短時間で得ることができる半導体集積回路装置の設計方法を提供することにある。

【0006】 [発明の構成]

[0007]

【課題を解決するための手段】上記目的を達成させるた べきセルを自動で決定する。いわゆる、第一のフロアプ め、この発明は、スタンダードセル方式もしくはゲート 50 ラン自動決定を行う(ステップ13)。以上で、初期フ

アレイ方式を用いたビルディングプロック方式によって 半導体集積回路装置を設計する際に、半導体集積回路装 置が有する各機能を実現するプロックのおおよその配置 位置及びこのプロック内に配置すべきセルを初期フロア プランで決定し、この初期フロアプランに基づいてプロックの面積及び形状を予測して表示し、表示されたプロックの形状あるいは配置位置を会話的に修正可能とし、さらに予測あるいは修正された前記プロック内にセルを 配置して表示し、セル配置が終了して表示されたプロックの形状あるいは配置位置を会話的に修正可能とすることを特徴としている。

[8000]

【作用】この発明は、フロアプランを二つのフェーズに分ける。第一のフロアプランでは、全自動または一部人手による指定により、全ての機能をチップ上のどの領域で実現するかを決定する。これと同時に、各機能を実現するプロックのおおまかな配置位置と、各プロック内に配置すべきセルを決定する。決定したこれらの情報に基づいて、セルを配置するために必要とされるプロックの面積及び形状を予測して表示する。プロックの形状あるいは配置位置の修正を行う場合には、表示されたフロアプランの画面を見ながら会話的に行う。

【0009】第二のフロアプランでは、第一のフロアプランで予想したプロックにセルを配置して表示する。配置されたセルの過不足に応じて、プロックの形状あるいは配置位置の修正をフロアプランの画面を見ながら会話的に行う。

[0010]

【実施例】次に、この発明の実施例を図面を参照しなが ら説明する。

第一実施例

図1は、この発明の半導体集積回路装置の設計方法に係わる第一実施例の処理フローである。同図において、ステップ11万全ステップ16が第一のフロアプランであり、ステップ17及びステップ11からの繰り返しが第二のフロアブランである。第一のフロアブランにより、プロックの面積及び形状を予想して表示し、さらに修正を行う。第二のフロアプランにより、予想して表示されたプロックにセルを配置し、セルの配置状態に応じてさ40 らにブロックの形状あるいは配置位置の修正を行う。

【0011】まず、自動またはユーザにより、チップ上にプロックが作成される(ステップ11)。次に、実現すべき機能をプロックのどこにレイアウトするかの指定をユーザから受付ける。すなわち、第一のインタラクティブフロアプランを行う(ステップ12)。なお、どこにレイアウトするかの全指定を自動で行うこともできる。この後、ユーザから指定を受けなかった機能をどのプロックに実現するかの割当と、このプロックに配置すべきセルを自動で決定する。いわゆる、第一のフロアプラン自動社会を行る(フェップ12)

3

ロアプランが終了する。

【0012】この初期フロアプランの結果を基に、各ブ ロックの面積及び形状を予測する(ステップ14)。そ して、予めユーザによって定義されたフロアプラン上の プロックの重心に、予測したプロックの重心を重ねてフ ロアプランを表示する(ステップ15)。この段階でス テップ16におけるプロックの修正のみでは所望の結果 が得られる見込みがなく、ブロック数の変更や実現すべ きプロックの変更が必要と設計者が判断した場合は、ス テップ11またはステップ12に戻り、第一のインタラ 10 クティブフロアプランを行う。表示されたプロックの形 状あるいは配置位置の修正で、所望の結果が得られそう だと判断した場合は、会話的に修正を行う (ステップ1 6)。ステップ16における修正によっても所望の結果 が得られなかった場合は、ステップ11またはステップ 12に戻る。以上で、第一のフロアプランが終了する。 【0013】所望の結果が得られた場合は、各プロック 内のセル配置を行う(ステップ17)。セル配置が終わ ったプロックをフロアプランへ読み込んで表示する。こ 正が必要な場合は、ステップ11、12あるいはステッ ブ16に戻り、会話的に修正を行う。これにより、第二 のフロアプランを行うことができる。 ステップ17にお けるプロック内のセル配置の後、全ブロックを統合して チップ全体の配線を行う(ステップ18及びステップ1

【0014】第二実施例

図2に、この発明の第二実施例の処理フローを示す。第 二実施例では、第一実施例におけるブロック内のセル配 置の後、プロック内配線を行う、いわゆる分割配置・分 30 割配線を行う。図2において、第一のフロアプランとな るステップ11万至ステップ16は、第一実施例と同様 な処理である。

【0015】ステップ16でのプロック修正の後、一部 のプロック内のセル配置・セル間配線を行う(ステップ 21及びステップ22)。この結果をフロアプランに続 み込み、プロック構成上問題がある場合は、ステップ1 6に戻ってこのプロックまたはその他のプロックの形状

あるいは配置位置の修正を行う。修正を行った場合は、 修正したプロック内のセル配置からやり直す。従ってス テップ21及びステップ22で行う処理は、特にプロッ ク全体の構成に大きな影響を与えるプロックを優先した 方が効果が大きい。ステップ16万至ステップ22の繰 り返しにより、第二のフロアプランを行うことができ る。全てのプロック内のセル配置・セル間配線が終わっ た後、全プロックの統合及びプロック間配線を行う(ス テップ23及びステップ24)。

【0016】第三実施例

図3に、この発明の第三実施例の処理フローを示す。同 図において、第一のフロアプランとなるステップ11万 至ステップ15は、第一及び第二実施例と同様な処理で ある。第三実施例では、第一及び第二実施例におけるス テップ16に代わり、ステップ31が備えられている。 すなわち、第一及び第二実施例で行ったプロックの形状 ・配置位置の修正に加え、プロック内で実現すべき機能 の変更も行うことができる。実現すべき機能が変更にな るとチップの最終面積・形状も変わる。第三実施例で の表示においてセルの過不足などがあり、プロックの修 20 は、これに対応して新しい機能を実現したときのプロッ クの面積・形状を予測して表示する (ステップ31)。 これにより、第一のフロアプランに戻る必要がない。所 望のフロアプランができるまで第二のフロアプランのみ で修正し、所望のフロアプランが得られた後、プロック 内のセル配置からチップ全体の配線へと進む(ステップ 17乃至ステップ19)。

[0017]

【発明の効果】以上のように、この発明の半導体集積回 路装置の設計方法によれば、プロック内セル配置の前後 に、会話的にプロックの形状あるいは配置位置を修正す ることができる。これにより、所望するチップ形状を短 時間で予測し、かつフロアブランの最終的な結果と所望 するチップ形状との差を少なくすることができる。

【図面の簡単な説明】

- 【図1】この発明の第一実施例の処理フローである。
- 【図2】この発明の第二実施例の処理フローである。
- 【図3】この発明の第三実施例の処理フローである。

